Abstract：This paper proposes three topologies for VRM fast transient application:multi phase interleave buck topology, stepping inductor converter,hybrid sources.Analysises the key point and principle about each technology,and compares each other.

Keyword：voltage regulate modle；multi-phase；stepping inductor；hybrid sources

1　引言

　　随着半导体技术的不断进步和集成技术的发展，微处理器的集成度越来越高。为了获得高效率，微处理器的驱动电压呈低压化走势。从原来的3.3V降到1.8V～1.1V左右，最终将降到0.6V。另一方面，微处理器的功能越来越强大，其内部功能电路也越来越多，其要求驱动电流也越来越大，从以前的13A到30A～50A，以后将达到100A。同时为了节约能量，微处理器需要根据不同的工作状态急剧改变工作电流，达到50A/μS。而且由于微处理器本身的工作电压很低，其对工作电压的稳定度要求很高，50mv的电压波动就有可能引起电路的错误操作。在如此低电压，大电流，大电流变化率的条件下，要保持很高的电压稳定度（电压纹波限制在2％以内，对1.1V仅22mv）,就需要微处理器的供电模块－电压调节模块VRM（Voltage Regulate Modle）具有很好的动态性能。

　　提高VRM动态响应速度的最简单方法是减小输出电感，增大输出滤波电容。然而，仅仅简单的减小电感，增大电容是行不通的。小的电感将会产生大的电流纹波，这将会引起一系列问题。首先，由于大的均方根电流引起的开关导通损耗；其次，需要大电容来保持电压稳定；还有开关损耗和电感铁芯损耗增加。而输出滤波电容值的增加将会使后面解偶电容值更多倍的增加，并且占用更大的PCB板面积[1]。为了实现快速的瞬态性能，人们在控制上和拓扑上进行了大量的研究，从不同的侧重点给出了几种拓扑，下面将对其进行分析比较。

2　三类拓扑的分析比较

　　2.1　多相交错Buck拓扑

　　上面提到减小电感值，可以在瞬态时提高电流跟随速度，但是会增大纹波，从而引起一系列问题。对于传统VRM电路，其电感设计要求满足：
　　　　　　　　　　　　 L≥10×（Vin－Vo）×D／Io×f　(1)
　　其中D为占空比；
　　Vin 输入电压；
　　Vo 输出电压；
　　Io 满载电流；
　　f开关频率

　　由(1)式知电流纹波限制在10％。为了减小电感值，必须减小电流纹波。人们提出了多相交错并联技术，来实现这一目的。