1 问题的描述

图一 的电路图显示了升压转换器的关键环路，该环路由寄生电感和电容构成，分别标识为 L_PAR 和 C_PAR 参考指定器。在两个开关和电感器件的开关转换器相交处的节点被称作开关节点。在开关节点上，寄生电感和电容交互作用并引起电压在 200-MHz+ 范围内振铃是比较正常的。如果该振铃的振幅大于低压侧开关的额定电压的最大绝对值，将对开关产生破坏性作用。另外，传导发射和/或振铃产生的电磁干扰 (EMI) 也会使附近的集成电路出现问题。

  
图 2 给出了一个升压转换器转换节点的振铃频率范围图，时间量程 (time scale) 为 5-ns/div。我们使用了带宽均为 500-MHz 的示波器和示波器探针（大约是 200-MHz 振铃频率的 2 倍）来表示示波器图形。将示波器探针的接地环路最小化以避免感应拾取造成测量结果失真。由于 V_IN = 3.3 V，并且 V_OUT = 5 V，所以转换节点的峰值电压不应大于 V_OUT + V_DIODE≈5.7 V，但是转换节点振铃的振幅峰值为 9.8 V，其会损坏低压侧开关。

在最小化振铃的设计阶段，电源设计人员会有多种选项。如果使用了控制器，设计人员还应选用拥有最小寄生电容的 FET 和二极管，并且合理布置电路板，使开关和电感器之间的距离最小化，从而使 L_PAR2 和 L_PAR3 最小化。此外，设计人员还可以通过减小 FET 电源引脚和电源接地点或接地层之间的距离来使 L_PAR2 最小化。通过将大输出电容尽可能地靠近二极管的阴极和接地电源放置，也可以使 L_PAR4 和 L_PAR5 最小化。推荐使用介于输出值（0.01 mF – 2.2 mF）和接地电源之间的高频旁路电容 (C_OUT-BYP) 来最小化振铃。

由于电路板的尺寸限制或是由于内部 C_PAR#、L_PAR1、L_PAR2 以及 L_PAR3 均被集成在FET 电源 IC 中，改善电路板布局是不大可能的。因此，就要求设计一个缓冲电路，该电路由从开关节点至接地电源的 R_SNUB 和 C_SNUB 组成，是一个用来消除在闭合开关时电路寄生电感引起的尖峰电压的能量吸收电路。在开关闭合时，通过为电流流经电路寄生电感提供一条接地的替代路径，该缓冲电路可以减少电压瞬态并抑制寄生电感上发生的继起振铃。

该应用报告的以下部分将讲述在没有明显减少转换关闭上升时间或降低整体效率情况下，如何布置缓冲电路组件来抑制振铃的步骤。

在确定了由寄生电感 [L_∑PAR#] 和寄生电容 [C_∑PAR#] 引起的振铃频率（f_INIT = 217 MHz）后（如图 2 振铃频率范围图所示），在转换节点和接地之间添加足够的电容[C_ADD]，振铃频率就可减半。图 3 显示了在添加了 300 pF 电容后，振铃频率为 113 MHz。

LC 电路的谐振频率与 LC 积的平方根成反比，因此现在的电路总电容 [C_∑PAR# + C_ADD] 是其原始值 [或 C_∑PAR# = C_ADD/3] 的 4 倍。这是加载于 C_SNUB 的最小电容值。引起振铃的寄生电感值可以通过如下方程式计出：

重新整理，得出

在此例中，L_∑PAR# 为 5.4nH。最后，最理想的缓冲电阻为原始寄生电容 [C_∑PAR# = C_ADD/3=100pF] 和杂散电感 [L_∑PAR# = 5.4 nH] 的特性阻抗：

从公式 3 中，(我们可以看出) R_SNUB = 7.3Ω，采用上舍入法后，取 10Ω。将 C_SNUB 的值设置为 330pF 后，下一个标准值大于 C_ADD 的计算值，从转换节点至接地的 R_SNUB 值为 10Ω，第二个转换节点振铃频率范围图如图 4 所示。

显然现在振铃基本消除，振铃的峰值振幅降低了 1.8V，现为 8V，相当于减少了20%，并且转换跳闸时间只缩短了 2ns。设计人员可以极大地增加 C_SNUB 值，直到转换节点角开始弯曲（即，在 Q=1 时，L_∑PAR#，C_SNUB，以及 R_SNUB 电路被有效的抑制）。但是，随着 C_SNUB 值的增加，缓冲电路所吸收的能量也有所增加，因此 R_SNUB 的功耗也得相应增加，而同时降低升压转换器的效率。R_SNUB 的功耗可由下式计算得出 P_SNUB = ½ C_SNUB×V_PK²×f_SW，其中，V_PK 为减少后的峰值振幅，F_SW为升压转换器的转换频率。设计人员必须确保 R_SNUB 包 (package) 足够大来实现上述功耗。总的来说，下一标准值需大于振荡频率减半 (1/2 [_CADD]) 所需的值，在这一标准值上来选择 C_SNUB，这样峰值振幅就可以降低 20% 左右，而峰值效率的降低则不是很明显。